不锈钢金属缠绕垫一、 本公司董事会、监事会及董事、监事、高级管理人员保证半年度报告内容的真实性、准确性、完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。

　　公司已在本报告中描述可能存在的相关风险，敬请查阅本报告“第三节 管理层讨论与分析”之“五、风险因素”。

　　五、 公司负责人杨崇和、主管会计工作负责人苏琳及会计机构负责人（会计主管人员）苏琳声明：保证半年度报告中财务报告的真实、准确、完整。

　　本报告中所涉及的未来计划、发展战略等前瞻性描述不构成公司对投资者的实质承诺，敬请投资者注意投资风险。

　　十一、 是否存在半数以上董事无法保证公司所披露半年度报告的真实性、准确性和完整性 否

　　一种微型电子器件或部件，采用一定的半导体制作工艺，把一个电路 中所需的晶体管、二极管、电阻、电容和电感等元件通过一定的布线 方法连接在一起，组合成完整的电子电路，并制作在一小块或几小块 半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电 路功能的微型结构。IC是集成电路（Integrated Circuit）的英文缩写

　　又称 Wafer、圆片、晶片，是半导体集成电路制作所用的圆形硅晶片。 在硅晶片上可加工制作各种电路元件结构，成为有特定电性功能的集 成电路产品

　　包括电路功能定义、结构设计、电路设计及仿真、版图设计、绘制及 验证，以及后续处理过程等流程的集成电路设计过程

　　采用具有澜起科技自主知识产权的内存监控技术，为数据中心服务器 平台提供数据安全功能的内存模组

　　为了验证集成电路设计是否成功，必须进行流片，即从一个电路图到 一块芯片，检验每一个工艺步骤是否可行，检验电路是否具备所需要 的性能和功能。如果流片成功，就可以大规模地制造芯片；反之，则 需找出其中的原因，并进行相应的优化设计——上述过程一般称之为 工程流片。在工程流片成功后进行的大规模批量生产则称之为量产流 片

　　数据中心是一整套复杂的设施，不仅包括计算机系统和其它与之配套 的设备（例如通信和存储系统），还包含冗余的数据通信连接、环境 控制设备、监控设备以及各种安全装置。它为互联网内容提供商、企 业、媒体和各类网站提供大规模、高质量、安全可靠的专业化服务器 托管、空间租用、网络批发带宽等业务。数据中心是对入驻企业、商 户或网站服务器群托管的场所；是各种模式电子商务赖以安全运作的 基础设施，也是支持企业及其商业联盟（其分销商、供应商、客户等） 实施价值链管理的平台

　　Clock Chips，是指为电子系统提供其所需的时钟脉冲的芯片，其种类 主要包括时钟发生器、去抖时钟芯片、时钟缓冲芯片等

　　Clock Generator，是指根据参考时钟来合成多个不同频率时钟的芯片

　　Jitter Attenuator，是指为其他芯片提供低抖动低噪声的参考时钟的芯 片

　　Clock Buffer，是指用于时钟脉冲复制/分配、格式转换、电平转化等 功能的芯片

　　AI Generated Content的缩写，中文名称为利用人工智能技术来生成 内容，AIGC也被认为是继“用户生产内容”、“专业/专家生产内容”之 后的新型内容生产方式，AI绘画、AI写作等都属于 AIGC的分支。

　　Application Specific Integrated Circuit的缩写，中文名称为专用集成电 路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成 电路，与通用集成电路相比具有体积更小、功耗更低、可靠性提高、 性能提高、保密性增强、成本降低等优点

　　Basic Input Output System，中文名称为基本本输入输出系统，是计算 机主板上一种标准的固件接口

　　Central Processing Unit的缩写，中文称为中央处理器，是一块超大规 模的集成电路，是电子产品的运算核心和控制核心

　　Chat Generative Pre-trained Transformer的缩写，一家美国公司 OpenAI研发的聊天机器人程序，于 2022年 11月 30日发布。ChatGPT 是人工智能技术驱动的自然语言处理工具，它能够通过理解和学习人 类的语言来进行对话，还能根据聊天的上下文进行互动，真正像人类 一样来聊天交流，甚至能完成撰写邮件、视频脚本、文案、翻译、代 码，写论文等任务。

　　Compute Express Link的缩写，是一种开放性的互联协议标准，该标 准是 2019年初由英特尔公司牵头，多家国际知名公司共同推出，旨 在提供 CPU和专用加速器、高性能存储系统之间的高效、高速、低 延时接口，以满足资源共享、内存池化和高效运算调度的需求

　　Clock Driver的缩写，中文名称为时钟驱动器，当 DDR5数据速率达 到6400MT/s及以上时，PC端内存如台式机及笔记本电脑的UDIMM、 SODIMM模组，须采用一颗专用的时钟驱动芯片，其主要功能是缓 冲来自台式机和笔记本电脑中央处理器的高速内存时钟信号，并将之 输出驱动到 CUDIMM、CSODIMM模组上的多个 DRAM内存颗粒。

　　Clocked Unbuffered Outline Dual In-Line Memory Module的缩写， 指搭配一颗 CKD芯片的 UDIMM，当 DDR5数据速率达到 6400MT/s 及以上时，UDIMM须采用一颗专用的 CKD芯片来对内存模组上的 时钟信号进行缓冲再驱动，此类内存模组主要应用于桌面计算机

　　Clocked Small Outline Dual In-Line Memory Module的缩写，指 搭配一颗 CKD芯片的 SODIMM，当 DDR5数据速率达到 6400MT/s 及以上时，SODIMM须采用一颗专用的 CKD芯片来对内存模组上的 时钟信号进行缓冲再驱动，此类内存模组主要应用于笔记本电脑

　　Double Data Rate的缩写，意指双倍速率，是内存模块中用于使输出 增加一倍的技术

　　Dynamic Random Access Memory的缩写，中文名称为动态随机存取 存储器，是一种半导体存储器

　　Dual Inline Memory Module，中文名称为双列直插内存模组，俗称“内 存条”

　　Data Buffer的缩写，中文名称为数据缓冲器，用来缓冲来自内存控制 器或内存颗粒的数据信号

　　多个 DSP（Digital Signal Processing）核心组成的计算单元，主 要用于通用向量计算

　　把文字、图像、人、物等非结构化的信息通过不同方式的编码，形成 一个确定维度的向量

　　Enterprise & Data Center SSD Form Factor的缩写，中文名称为企 业和数据中心固态硬盘规格标准，它基于英特尔 Ruler固态硬盘标 准，并由 15家公司共同制定，旨在解决数据中心存储问题。

　　Field Programmable Gate Array的缩写，中文名称为现场可编程逻辑 门阵列,属于专用集成电路中的一种半定制电路，是可编程的逻辑阵 列，既解决了定制电路的不足，又克服了原有可编程器件门电路数有 限的缺点

　　没有晶圆厂的集成电路设计企业，只从事集成电路研发设计和销售， 而将晶圆制造、封装和测试环节分别委托给专业厂商完成。有时也代 指此种商业模式

　　General-purpose computing on graphics processing units的缩写，中文 名称为通用图形处理器，是一种由传统 GPU衍生出来的并专注通用 计算的芯片，特别在面对单指令流多数据流（SIMD），且数据处理 的运算量远大于数据调度和传输的需要时，通用图形处理器在性能上 大大超越了传统的中央处理器应用程序。

　　Graphics Processing Unit的缩写，中文名称为图形处理器，是一种专 门在个人电脑、工作站、游戏机和一些移动设备上做图像和图形相关 运算工作的微处理器

　　International Data Corporation，知名信息技术研究、咨询及顾问机构

　　JEDEC固态技术协会，为全球微电子产业的领导标准机构。旧称：电 子器件工程联合委员会（英文全称 Joint Electron Device Engineering Council，JEDEC为缩写）

　　Low Power Double Data Rate SDRAM，是 DDR SDRAM的一种，又 称为 mDDR(Mobile DDR SDRAM),是 JEDEC固态技术协会面向低 功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移动 式电子产品

　　Load Reduced DIMM，中文名称为减载双列直插内存模组，DDR4 LRDIMM是采用了 RCD和 DB套片对地址、命令、控制信号及数据 信号进行缓冲的内存模组，主要应用于服务器

　　Large Language Model的缩写，中文名称为大型语言模型，是一种基 于机器学习的自然语言处理技术，它通过对大规模语言资料库额学 习，构建出一个能够理解人类语言并自动生成语言的模型。这个模型 可以用来完成多种自然语言处理任务，比如自动问答、机器翻译、语 音识别、文本生成等。

　　Multiplexer Combined Ranks DIMM的缩写，中文名称为多路合并阵 列双列直插内存模组，是一种更高带宽的内存模组，采用了 DDR5 LRDIMM“1+10”的基础架构（即需要搭配 1颗 MRCD芯片及 10颗 MDB芯片。与 LRDIMM相比，MRDIMM可以同时访问内存模组上 的两个阵列，提供双倍带宽，第一代产品最高支持 8800MT/s速率。 MRDIMM即指公司 2021年年度报告中的 MCR内存模组。

　　MRDIMM中搭配的 RCD芯片，与用于 RDIMM/LRDIMM的 RCD 芯片相比，设计更为复杂、速率更高。MRCD即指公司 2021年年度 报告中的 MCR RCD。

　　MRDIMM中搭配的 DB芯片，与用于 LRDIMM的 DB芯片相比， 设计更为复杂、速率更高。MDB即指公司 2021年年度报告中的 MCR DB。

　　Memory Expander Controller的缩写，中文名称为内存扩展控制器，是 基于 CXL协议的高带宽高容量内存扩展模组的核心芯片，芯片支持 CXL1.1/CXL2.0，内置内存控制器可驱动 DDR4/DDR5内存模组，同 时通过 CXL接口和主机相连，为服务器系统提供高带宽低延迟的内 存访问性能，并且支持丰富的 RAS功能，MXC主要应用于大数据、 AI、云服务的内存扩展和池化

　　Non-volatile DIMM，中文名称为非易失性双列直插内存模组,使用非 易失性的 flash存储介质来保存数据,设备掉电关机后，NVDIMM模 组上面的实时数据不会丢失

　　Non-Volatile Memory express Solid State Disk，指支持非易失性内存主 机控制器接口规范的固态硬盘

　　Natural Language Processing，中文名称为自然语言处理，是研究人与 计算机交互的语言问题的一门学科，它是语言信息处理的一个分支，

　　Peripheral Component Interconnect Express的缩写，是一种高速串行计 算机扩展总线标准，可实现高速串行点对点双通道高带宽传输。是全 球应用最广泛的高性能外设接口之一，提供了高速传输带宽的解决方 案，已经在多个领域中得到广泛采用，其中包括高性能计算、服务器、 存储、网络、检测仪表和消费类电子产品等

　　适用于 PCIe第四代/第五代/第六代的超高速时序整合芯片，主要解 决数据中心数据高速、远距离传输时，信号时序不齐、损耗大、完整 性差等问题

　　Power Management IC的缩写，中文名称为电源管理芯片。本报告特 指在 DDR5内存模组上为各个器件提供多路电源的芯片

　　Registering Clock Driver的缩写，中文名称为寄存缓冲器，又称“寄存 时钟驱动器”，用来缓冲来自内存控制器的地址/命令/控制信号

　　Registered DIMM，中文名称为寄存式双列直插内存模组，采用了 RCD 芯片对地址、命令、控制信号进行缓冲的内存模组，主要应用于服务 器

　　用于服务器内部的功能扩展卡或转接卡，旨在解决服务器空间有限、 无法将众多功能模块集成至主板的问题

　　Serial Presence Detect的缩写，中文名称为串行检测。本报告特指串 行检测集线内存模组的 EEPROM（带电可擦可 编写只读存储器）芯片，用来存储内存模组的关键配置信息

　　SERializer（串行器）/DESerializer（解串器）的缩写，是一种主流的 时分多路复用、点对点的串行通信技术，即在发送端将多路低速并行 信号转换成高速串行信号，经过传输媒体（光缆或铜线），最后在接 收端将高速串行信号重新转换成低速并行信号。作为一种重要的底层 技术，SerDes通常作为一些重要协议（比如 PCIe、USB、以太网等） 的物理层，广泛应用于服务器、汽车电子、通信等领域的高速互连

　　Static Random-Access Memory的缩写，中文名称为静态随机存取存储 器，是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要 保持通电，里面储存的数据就可以恒常保持，但当电力供应停止时， SRAM储存的数据还是会消失，主要用作 CPU与内存模组间的高速 缓存

　　Small Outline DIMM，中文名称为小型双列直插内存模组，主要应用 于笔记本电脑

　　Temperature Sensor的缩写，中文名称为温度传感器。本报告特指用 来实时监测 DDR5内存模组温度的传感器

　　Unbuffered DIMM，中文名称为无缓冲双列直插内存模组，指地址和 控制信号不经缓冲器，无需做任何时序调整的内存模组，主要应用于 桌面计算机

　　Ultra Path Interconnect的缩写，Intel一种外部总线技术，

　　Renesas Electronic Corporation，知名半导体企业，日本东京证券交易 所上市公司

　　Integrated Device Technology, Inc.于 2019年被瑞萨电子收购

　　Intel Corporation，世界知名的半导体企业，美国纳斯达克上市公司

　　1、报告期内公司实现营业收入 9.28亿元，较上年同期下降 51.87%，主要是受服务器及计算机行业需求下滑导致的客户去库存影响。

　　2、报告期内归属上市公司股东的净利润较上年同期下降 87.98%，归属于上市公司股东的扣除非经常性损益的净利润较上年同期下降 99.23%。主要是因为：（1）公司营业收入较上年同期下降51.87%；（2）公司保持高强度研发投入，报告期内研发投入金额为 3.03亿元，较上年同期增长47.03%；（3）报告期内公司公允价值变动收益较上年同期减少 2.22亿元；（4）报告期内公司计提的资产减值损失较上年同期增加 1.45亿元。

　　3、2023年第二季度，公司多项经营指标环比明显改善。随着 DDR5内存接口及模组配套芯片出货量较上季度显著提升，公司 2023年第二季度实现营业收入 5.08亿元，环比增长 21.11%；实现归属上市公司股东的净利润 0.62亿元，环比增长 215.08%；剔除股份支付费用影响后的归属于上市公司股东的净利润为 0.89亿元，环比增长 75.02%；受益于 DDR5内存接口芯片出货量占比提升，公司 2023年第二季度毛利率为 58.83%，较第一季度提升 5.54个百分点。

　　4、报告期内公司经营活动产生的现金流量净额、基本每股收益、稀释每股收益、扣除非经常性损益后的基本每股收益较上年同期下降均是由于公司净利润下降所致。

　　计入当期损益的政府补助，但与公司正常经营业 务密切相关，符合国家政策规定、按照一定标准 定额或定量持续享受的政府补助除外

　　除同公司正常经营业务相关的有效套期保值业务 外，持有交易性金融资产、衍生金融资产、交易性 金融负债、衍生金融负债产生的公允价值变动损 益，以及处置交易性金融资产、衍生金融资产、交 易性金融负债、衍生金融负债和其他债权投资取 得的投资收益

　　对公司根据《公开发行证券的公司信息披露解释性公告第1号——非经常性损益》定义界定的非经常性损益项目，以及把《公开发行证券的公司信息披露解释性公告第1号——非经常性损益》中列举的非经常性损益项目界定为经常性损益的项目，应说明原因。

　　报告期内公司股份支付费用为 0.69亿元，该费用计入经常性损益，对归属于上市公司股东的净利润影响为 0.59亿元（已考虑相关所得税费用的影响）。因此，报告期内剔除股份支付费用影响后的归属于上市公司股东的净利润为 1.41亿元，较上年同期下降 80.95%；报告期内剔除股份支付费用影响后的归属于上市公司股东的扣除非经常性损益的净利润为 0.63亿元，较上年同期下降 88.63%。

　　公司是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如 PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，5G、云计算、AI计算、高性能计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。

　　集成电路行业主要包括集成电路设计业、制造业和封装测试业，属于资本与技术密集型行业。

　　公司的产品内存接口及模组配套芯片、PCIe Retimer芯片、MXC芯片、津逮 CPU以及混合安全内存模组等主要应用于服务器，因此，服务器行业的发展情况与公司业务紧密相关。服务器是数据中心的“心脏”，其本质是一种性能更高的计算机，但相较于普通计算机，服务器具有更高速的 CPU计算能力、更强大的外部数据吞吐能力和更好的扩展性，运行更快，负载更高。基于全球数据总量的爆发式增长以及数据向云端迁移的趋势，新的数据中心建设热度不减，同时围绕新增数据的处理和应用，云计算、人工智能、虚拟现实和增强现实等数字经济方兴未艾，服务器作为基础的算力支撑，从长远来看，整体服务器市场将持续保持高景气度。

　　2023年上半年，受宏观环境影响，服务器及计算机行业需求下滑，行业整体面临去库存的压力。但随着 AIGC的快速发展，将有望带动 AI服务器的需求增加，从而一定程度上缓解行业去库存的压力。TrendForce集邦咨询预计，2023年 AI服务器（包含搭载 GPU、FPGA、ASIC等）全球出货量近 120万台，年增 38.4%，占整体服务器出货量近 9%，至 2026年将占 15%。

　　内存模组是当前计算机架构的重要组成部分，作为 CPU与硬盘的数据中转站，起到临时存储数据的作用，其存储和读取数据的速度相较硬盘更快。按应用领域不同，内存模组可分为：1、服务器内存模组，其主要类型为 RDIMM、LRDIMM，相较于其他类型内存模组，服务器内存模组由于服务器数据存储和处理的负载能力不断提升，对内存模组的稳定性、纠错能力以及低功耗均提出了较高要求；2、普通台式机、笔记本内存模组，其主要类型为 UDIMM、SODIMM。而平板、手机内存主要使用的 LPDDR通过焊接至主板或封装在片上系统上发挥功能。

　　内存模组行业的发展主要来自于技术的更新迭代和计算机生态系统的推动。内存模组的发展有着清晰的技术升级路径，JEDEC组织定义内存模组的组成构件、性能指标、具体参数等，2021年 DDR5第一子代相关产品已开始量产，内存模组正在从 DDR4世代开始向 DDR5世代切换，同时 JEDEC已初步完成 DDR5第二子代、第三子代产品标准制定。内存模组与 CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分，支持新一代内存模组的 CPU上市将推动内存模组的更新换代。支持 DDR5的主流桌面级 CPU已于 2021年正式发布，普通台式机/笔记本电脑DDR5内存模组逐渐上量；支持 DDR5的主流服务器 CPU于 2022年底至 2023年初正式发布，DDR5服务器内存模组渗透率将持续提升。

　　全球 DRAM行业市场 90%以上的市场份额由三星电子、海力士及美光科技占据，他们也是公司内存接口芯片及内存模组配套芯片主要的下游客户。

　　内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器 CPU对内存模组日益增长的高性能及大容量需求。

　　最低可支持 1.25V工作电压， 最高可支持 1866MT/s的运行 速率

　　最低可支持 1.2V工作电压， 最高可支持 3200MT/s的运行 速率

　　最低可支持 1.1V工作电压， 可实现 4800MT/s的运行速 率，并在此产品基础上，继续 研发 5600MT/s、6400MT/s等 产品

　　从 2016年开始，DDR4技术的发展进入了成熟期，成为内存市场的主流技术。为了实现更高的传输速率和支持更大的内存容量，JEDEC组织进一步更新和完善了 DDR4内存接口芯片的技术规格，增加了多种功能，用以支持更高速率和更大容量的内存。在 DDR4世代，从 Gen1.0、Gen1.5、Gen2.0到 Gen2plus，每一子代内存接口芯片所支持的最高传输速率在持续上升，DDR4最后一个子代产品 Gen2plus支持的最高传输已达 3200MT/s。随着 JEDEC组织不断完善对 DDR5内存接口产品的规格定义，DDR5内存技术正在逐步实现对 DDR4内存技术的更新和替代。DDR5第一子代内存接口芯片相比于 DDR4最后一个子代的内存接口芯片，采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步。从 JEDEC已经公布的相关信息来看，DDR5内存接口芯片已经规划了三个子代，支持速率分别是 4800MT/s、5600MT/s、6400MT/s，预计后续可能还会有 1~4个子代，可见通过不断的技术创新，实现更高的传输速率和支持更大的内存容量将是内存接口芯片行业未来发展的趋势和动力。

　　根据 JEDEC组织的定义，在 DDR5世代，服务器内存模组上除了需要内存接口芯片之外，同时还需要配置三种配套芯片，包括一颗 SPD芯片、一颗 PMIC芯片和两颗 TS芯片；普通台式机、笔记本电脑的内存模组 UDIMM、SODIMM上，需要配置两种配套芯片，包括一颗 SPD芯片和一颗 PMIC芯片。

　　目前 DDR5内存接口芯片的竞争格局与 DDR4世代类似，全球只有三家供应商可提供 DDR5第一子代的量产产品，分别是公司、瑞萨电子和 Rambus，公司在内存接口芯片的市场份额保持稳定。在配套芯片上，报告期内，SPD和 TS主要的两家供应商是公司和瑞萨电子；PMIC的竞争对手更多，竞争态势更复杂。

　　为了满足不断增长的 AI处理对更高带宽、更高容量内存模组需求，JEDEC组织目前正在制定服务器 MRDIMM（Multiplexed Rank DIMM）内存模组相关技术标准。MRDIMM内存模组采用了 LRDIMM“1+10”的基础架构，与普通 LRDIMM相比，MRDIMM内存模组可以同时访问内存模组上的两个阵列，提供双倍带宽，第一代产品最高支持 8800MT/s速率，预计在 DDR5世代还会有两至三代更高速率的产品。服务器高带宽内存模组需要搭配的内存接口芯片为 MRCD芯片和MDB芯片，与普通的 RCD芯片、DB芯片相比，设计更为复杂、速率更高。

　　在桌面端，随着 DDR5传输速率持续提升，到 DDR5中期，原本不需要信号缓冲的 UDIMM、SODIMM（主要用于台式机和笔记本电脑），将需要一颗时钟驱动器（Clock Driver）对内存模组的时钟信号进行缓冲再驱动，从而提高时钟信号的信号完整性和可靠性。目前 JEDEC组织正在制定 CUDIMM和 CSODIMM内存模组相关标准，包括其中的 CKD芯片相关标准，将应用于支持6400MT/S及以上速率的台式机和笔记本电脑。

　　关于 MRCD/MDB芯片和 CKD芯片，公司正积极参与国际标准制定和产品研发。

　　时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。

　　因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。

　　目前，时钟芯片种类主要包括时钟发生器、去抖时钟芯片和时钟缓冲芯片等细分产品。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片。

　　根据 Market Data Forecast的数据，2021年时钟芯片的市场规模合计为 18.82亿美元，预计到 2027年可达到 30.19亿美元。由于时钟芯片在电子系统中广泛且重要的作用，同时其设计难度较大、技术水平要求较高，因此该类产品的主要市场份额长期被少数几家美日厂商占据。

　　PCIe协议是一种高速串行计算机扩展总线年诞生以来，近几年 PCIe互连技术发展迅速，传输速率基本上实现了每 3-4年翻倍增长，并保持良好的向后兼容特性。PCIe协议已由 PCIe 4.0发展为 PCIe 5.0，传输速率已从 16GT/s提升到 32GT/s，到 PCIe 6.0，传输速率将进一步提升到 64GT/s。随着 PCIe协议传输速率的快速提升，并依托于强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商的深入合作，PCIe已成为主流互连接口，全面覆盖了包括 PC机、服务器、存储系统、手持计算等各种计算平台，有效服务云计算、企业级计算、高性能计算、人工智能和物联网等应用场景。

　　然而，一方面随着应用不断发展推动着 PCIe标准迭代更新，速度不断翻倍，另一方面由于服务器的物理尺寸受限于工业标准并没有很大的变化，导致整个链路的插损预算从 PCIe3.0时代的22dB增加到了 PCIe 4.0时代的 28dB, 并进一步增长到了 PCIe 5.0时代的 36dB。

　　如何解决 PCIe信号链路的插损问题，提高 PCIe信号传输距离是业界面临的重要问题。一种思路是选用低损 PCB，但价格高昂，仅仅是主板就可能会带来较大的成本增加，而且并不能有效覆盖多连接器应用场景；另一种思路是引入适当的链路扩展器件如 Retimer，使用 PCIe Retimer芯片，采用模拟信号和数字信号调理技术、重定时技术，来补偿信道损耗并消除各种抖动的影响，从而提升 PCIe信号的完整性，增加高速信号的有效传输距离。

　　因此，PCIe Retimer芯片作为 PCIe协议升级迭代背景下新的芯片需求，其主要解决数据中心、服务器通过 PCIe协议在数据高速、远距离传输时，信号时序不齐、损耗大、完整性差等问题。相比于市场其他技术解决方案，现阶段 Retimer芯片的解决方案在性能、标准化和生态系统支持等方面具有一定的比较优势，未来根据系统配置，Retimer芯片可以灵活地切换 PCIe或 CXL模式，更受用户青睐。

　　而随着传输速率从 PCIe 4.0的 16GT/s到 PCIe 5.0的 32GT/S，再次实现翻倍，Retimer芯片技术路径的优势更加明显，Retimer芯片的需求呈“刚性化”趋势。有研究预测，到 PCIe 5.0时代，PCIe Retimer芯片有望为行业主流解决方案。

　　现阶段，按基本功能划分，AI芯片可分为训练芯片和推理芯片；按技术路径划分，AI芯片可分为 GPU、FPGA、ASIC芯片。

　　近年来人工智能的发展呈现出数据体量爆发式增长态势，算法模型的参数量指数级增加，以加速计算为核心的算力中心对 AI芯片的需求不断扩大。除了传统的监控和计算机视觉等业务，AI在向量检索、搜索推荐广告上的应用快速发展，在自然语言处理（NLP）上，特别是 LLM（large language models）方向，更是于近期达到了里程碑式的进展，以 ChatGPT为首的生成类模型已经成为了人工智能的新热点。ChatGPT等 AI大模型已经呈现初步的商业规模，技术服务底座加速成型，关注度和行业应用渗透度上呈现很强活力。多模态大模型在模型参数和榜单准确率上持续突破，微软、百度、阿里等企业都在持续增加投入引领行业发展。

　　以 ChatGPT为代表的基于海量多源数据的大模型，对算力的需求非常高，随着 AI模型和应用的进一步发展和规模化，算力需求将持续释放，大算力芯片的市场规模持续增长，将快速推动AI芯片的性能升级。

　　基于 AI应用未来巨大的应用潜力，国内外知名科技企业都在持续加大相关领域的投入。根据IDC《全球人工智能支出指南》做出最新预测，全球 AI支出（包括以 AI为中心的各类系统的软件、硬件与服务支出），在 2023年将达到 1540亿美元，较 2022年同比增长 26.9%。同时，IDC预测，到 2026年 AI相关产业规模支出超过 3000亿美元，2022至 2026年的复合增长率达到 27%。

　　2023年 6月，AMD在其“数据中心与人工智能技术首映会”上预计：到 2027年，数据中心AI加速器总潜在市场规模将增长 5倍，从今年的 300亿美元左右，以超过 50%的复合年增长率增长到 2027年的 1500亿美元以上。

　　公司的内存接口芯片受到了市场及行业的广泛认可，公司凭借具有自主知识产权的高速、低功耗技术，为新一代服务器平台提供完全符合 JEDEC标准的高性能内存接口解决方案，是全球可提供从 DDR2到 DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，在该领域拥有重要话语权。

　　产品标准制定方面，公司是全球微电子行业标准制定机构 JEDEC固态技术协会的董事会成员之一，在 JEDEC下属的三个委员会及分会中担任主席职位，深度参与 JEDEC相关产品的标准制定。其中，公司牵头制定多款 DDR5内存接口芯片标准，包括第一子代、第二子代、第三子代内存接口芯片及第一子代高带宽内存接口芯片 MDB等，并积极参与 DDR5第一子代 CKD芯片和 DDR5内存模组配套芯片标准制定。

　　技术实力方面，公司处于国际领先水平。公司发明的 DDR4全缓冲“1+9”架构被 JEDEC国际标准采纳。该架构在 DDR5世代演化为“1+10”框架，继续作为 LRDIMM的国际标准，并进一步作为基础架构衍生出 MRDIMM国际标准。在 DDR5世代，公司在内存接口芯片领域继续全球领跑，进一步巩固了在该领域的优势。2022年 5月，公司在业界率先试产 DDR5第二子代 RCD芯片。2022年 9月，公司发布业界首款 DDR5第一子代 CKD芯片工程样片。2022年 12月，公司发布业界首款 DDR5第三子代 RCD芯片工程样片。

　　市场份额方面，公司在 DDR4世代逐步确立了行业领先优势，是全球可提供 DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在 DDR5世代，公司继续领跑，内存接口芯片的市场份额保持稳定。公司可为 DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。

　　2022年 5月，公司发布全球首款 CXL内存扩展控制器芯片（MXC）。该 MXC芯片专为内存AIC扩展卡、背板及 EDSFF内存模组而设计，可大幅扩展内存容量和带宽，满足高性能计算、人工智能等数据密集型应用日益增长的需求。

　　MXC芯片推出以来，公司迅速和国内外主要的模组厂商，服务器系统厂商和云服务厂商展开合作，积极推进基于 MXC芯片的模组项目设计。目前已经有多家客户推出了采用澜起科技MXC芯片的 CXL内存模组及板卡，并在相关服务器平台上通过基本功能验证。公司也在进一步与更多合作伙伴一起探索 CXL内存扩展和池化在实际业务场景中的应用和落地，保持在这一市场中的领先优势。

　　津逮服务器平台是公司面向中国市场设计的本土服务器平台解决方案，其技术具有独创性、先进性，且该产品线可持续更新迭代。鉴于服务器 CPU以及内存模组的市场准入门槛较高，需要较长的测试及认证周期，公司作为行业生态的新进入者，需要一定时间在该领域立足。

　　经过多年的市场拓展，津逮服务器平台已具备一定的客户基础及市场份额，持续的更新迭代?

　　提高了津逮 CPU的产品竞争力，坚持不懈的客户导入和及时的本地服务也逐步获得客户与市场?

　　的认可。2023年 2月，搭载澜起津逮 CPU的一款服务器产品成功通过专家组检测评审，入选“首?

　　批可信计算认证产品”，获颁“可信计算产品认证证书”。公司自 2019年推出津逮 CPU以来，一直致力于满足本土市场对安全可信计算的需求，不断推进产品更新迭代。相较于市场上其他服?

　　务器 CPU品牌，津逮 CPU不仅在性能和生态兼容性方面比肩国际主流品牌，而且可提供经权威机构认证的硬件信任根，保障计算过程和计算资源不被破坏和篡改，守卫云环境下的数据中心硬件安全。

　　公司是一家国际领先的数据处理及互连芯片设计公司，致力于为云计算和人工智能领域提供 ? 高性能、低功耗的芯片解决方案，目前公司拥有两大产品线，互连类芯片产品线和津逮服务器平 台产品线。其中，互连类芯片产品主要包括内存接口芯片、内存模组配套芯片、PCIe Retimer芯 ? ? 片、MXC芯片、CKD芯片等，津逮服务器平台产品包括津逮 CPU和混合安全内存模组 ? （HSDIMM ）。同时，公司正在研发基于“近内存计算架构”的 AI芯片。 公司产品示意图

　　内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器 CPU存取内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器 CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器 CPU、内存和 OEM厂商针对其功能和性能（如稳定性、运行速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接口的核心技术难关，还要跨越服务器生态系统的高准入门槛。

　　现阶段，DDR4及 DDR5内存接口芯片按功能可分为两类：一是寄存缓冲器（RCD），用来缓冲来自内存控制器的地址、命令、时钟、控制信号；二是数据缓冲器（DB），用来缓冲来自内存控制器或内存颗粒的数据信号。RCD与 DB组成套片，可实现对地址、命令、时钟、控制信号和数据信号的全缓冲。仅采用了 RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通常称为 RDIMM（寄存双列直插内存模组），而采用了 RCD和 DB套片对地址、命令、时钟、控制信号及数据信号进行缓冲的内存模组称为 LRDIMM（减载双列直插内存模组）。

　　公司凭借具有自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案。随着 JEDEC标准和内存技术的发展演变，公司先后推出了 DDR2 - DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括 RDIMM及 LRDIMM 等，满足高性能服务器对高速、大容量的内存系统的需求。目前，公司的 DDR4及 DDR5内存接 口芯片已成功进入国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。 DDR4世代的内存接口芯片产品目前仍是市场的主流产品，报告期内以 DDR4 Gen2 Plus子代为主。公司 DDR4内存接口芯片子代产品及其应用情况如下：

　　DDR4 RDIMM、LRDIMM和 NVDIMM，支持速率达 DDR4- 3200

　　DDR5是 JEDEC标准定义的第 5代双倍速率同步动态随机存取存储器标准。与 DDR4相比，DDR5采用了更低的工作电压（1.1V），同时在传输有效性和可靠性上又迈进了一步，其支持的最高速率可超过 6400MT/S，是 DDR4最高速率的 2倍以上。

　　（1）DDR5第一子代 RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号 1：2缓冲，并提供奇偶校验功能。该芯片符合 JEDEC标准，支持 DDR5-4800速率，采用 1.1V工作电压，更为节能。该款芯片除了可作为中央缓冲器单独用于 RDIMM之外，还可以与 DDR5 DB芯片组成套片，用于 LRDIMM，以提供更高容量、更低功耗的内存解决方案。

　　（2）DDR5第一子代 DB芯片是一款 8位双向数据缓冲芯片，该芯片与 DDR5 RCD芯片一起组成套片，用于 DDR5 LRDIMM。该芯片符合 JEDEC标准，支持 DDR5-4800速率，采用 1.1V工作电压。在 DDR5 LRDIMM应用中，一颗 DDR5 RCD芯片需搭配十颗 DDR5 DB芯片，即每个子通道配置五颗 DB芯片，以支持片上数据校正，并可将数据预取提升至最高 16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。

　　（3）2022年 5月，公司在业界率先试产 DDR5第二子代 RCD芯片。DDR5第二子代 RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号 1：2缓冲，并提供奇偶校验功能。该芯片符合 JEDEC标准，支持 DDR5-5600速率，采用 1.1V工作电压，更为节能。

　　（4）2022年 12月，公司在业界率先推出 DDR5第三子代 RCD芯片工程样片。DDR5第三子代 RCD芯片支持的数据速率高达 6400MT/s，与第二子代相比，最高支持速率提升 14.3%，与第一子代相比，提升 33.3%。

　　根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。

　　公司与合作伙伴共同研发了 DDR5第一子代串行检测集线器（SPD），芯片内部集成了 8Kbit EEPROM、I2C/I3C总线集线器（Hub）和温度传感器（TS），适用于 DDR5系列内存模组（如LRDIMM、RDIMM、UDIMM、SODIMM等），应用范围包括服务器、台式机及笔记本内存模组。

　　SPD是 DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能：

　　第一，其内置的 SPD EEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据 JEDEC的内存规范，每个内存模组都需配置一个 SPD器件，并按照 JEDEC规范的数据结构编写 SPD EEPROM的内容。主板 BIOS在开机后会读取 SPD内存储的信息，并根据读取到的信息来配置内存控制器和内存模组。DDR5 SPD数据可通过 I2C/I3C总线访问，并可按存储区块（block）进行写保护，以满足 DDR5内存模组的高速率和安全要求。

　　第二，该芯片还可以作为 I2C/I3C总线集线器，一端连接系统主控设备（如 CPU或基板管理控制器（BMC）），另一端连接内存模组上的本地组件，包括 RCD、PMIC和 TS，是系统主控设备与内存模组上组件之间的通信中心。在 DDR5规范中，一个 I2C/I3C总线个集线特定的地址代码，支持唯一地址固定寻址。 第三，该芯片还内置了温度传感器（TS），可连续监测 SPD所在位置的温度。主控设备可通 过 I2C/I3C总线从 SPD中的相关寄存器读取传感器检测到的温度，以便于进行内存模组的温度管 理，提高系统工作的稳定性。 （2）温度传感器（TS） 公司与合作伙伴共同研发了 DDR5第一子代高精度温度传感器（TS）芯片，该芯片符合 JEDEC 规范，支持 I2C和 I3C串行总线服务器 RDIMM和 LRDIMM内存模组。TS作为 SPD芯片的从设备，可以工作在时钟频率分别高达 1MHz I2C和 12.5MHz I3C总线上；CPU可经 由 SPD芯片与之进行通讯，从而实现对内存模组的温度管理。TS是 DDR5服务器内存模组上重 要组件，目前主流的 DDR5服务器内存模组配置 2颗 TS。 （3）电源管理芯片（PMIC） 公司与合作伙伴共同研发了符合 JEDEC规范的 DDR5第一子代低/高电流电源管理芯片 （PMIC）。该芯片包含 4个直流-直流降压转换器，两个线性稳压器（LDO，分别为 1.8V和 1.0V）， 并能支持 I2C和 I3C串行总线服务器 RDIMM和 LRDIMM内存模组。PMIC的作 用主要是为内存模组上的其他芯片（如 DRAM、RCD、DB、SPD和 TS等）提供电源支持。CPU 可经由 SPD芯片与之进行通讯，从而实现电源管理。低电流电源管理芯片应用于 DDR5服务器较 小电流的 RDIMM内存模组，高电流电源管理芯片则应用于 DDR5服务器较大电流的 RDIMM和 LRDIMM内存模组。 公司 DDR5内存接口芯片及内存模组配套芯片示意图如下： 公司可为 DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。

　　PCIe Retimer芯片是适用于 PCIe高速数据传输协议的超高速时序整合芯片，这是公司在全互连芯片领域布局的一款重要产品。

　　近年来，高速数据传输协议已由 PCIe 3.0（数据速率为 8GT/S）发展为 PCIe 4.0（数据速率为16GT/S），再至 PCIe 5.0（数据速率为 32GT/S），数据传输速度翻倍的同时带来了突出的信号衰减和参考时钟时序重整问题，这些问题较大限制了超高速数据传输协议在下一代计算平台的应用范围。PCIe 4.0/5.0的高速传输问题提高了对优化高速电路与系统互连的设计需求，加大了在超高速传输下保持信号完整性的研发热度。为了补偿高速信号的损耗，提升信号的质量，通常会在链路中加入超高速时序整合芯片（Retimer）。PCIe Retimer芯片已成为高速电路的重要器件之一，主要解决数据中心数据高速、远距离传输时，信号时序不齐、损耗大、完整性差等问题。

　　公司的 PCIe Retimer芯片，采用先进的信号调理技术来补偿信道损耗并消除各种抖动源的影响，从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用场景提供可扩展的高性能 PCIe互连解决方案。其中，PCIe 4.0 Retimer芯片符合 PCIe 4.0基本规范，PCIe 5.0/CXL 2.0 Retimer符合 PCIe 5.0和 CXL 2.0基本规范，支持业界主流封装，功耗和传输延时等关键性能指标达到国际先进水平，并已与 CPU、PCIe交换芯片、固态硬盘、GPU及网卡等进行了广泛的互操作测试。

　　公司 PCIe 5.0/CXL 2.0 Retimer芯片示意图如下：

　　公司的 PCIe 4.0/5.0 Retimer芯片可应用于 AI服务器、NVMe SSD、Riser卡等典型应用场景， 同时，公司提供基于该款芯片的参考设计方案、评估板及配套软件等完善的技术支持服务，帮助 客户快速完成导入设计，缩短新产品上市周期。PCIe 4.0/5.0 Retimer芯片的典型应用场景图示如 下：

　　MXC芯片是一款 CXL内存扩展控制器芯片，属于 CXL协议所定义的第三种设备类型。该芯?

　　片支持 JEDEC DDR4和 DDR5标准，同时也符合 CXL 2.0规范，支持 PCIe 5.0的速率。该芯片可为 CPU及基于 CXL协议的设备提供高带宽、低延迟的高速互连解决方案，从而实现 CPU与各CXL设备之间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有成本(TCO)。

　　公司于 2022年 5月发布全球首款 CXL内存扩展控制器芯片（MXC），MXC芯片示意图如下：

　　该 MXC芯片专主要用于内存扩展及内存池化领域，为内存 AIC扩展卡、背板及 EDSFF内存 模组而设计，可大幅扩展内存容量和带宽，满足高性能计算、人工智能等数据密集型应用日益增 长的需求，典型应用场景如下：

　　长久以来，时钟驱动功能集成于寄存时钟驱动器（Register Clock Driver）芯片，在服务器RDIMM或 LRDIMM模组上面使用，并未部署到 PC端。随着 DDR5传输速率持续提升，时钟信号频率越来越高，时钟信号的完整性问题变得日益突出。当 DDR5数据速率达到 6400MT/s及以上时，PC端内存如台式机及笔记本电脑的 UDIMM、SODIMM模组，须采用一颗专用的时钟驱动芯片来对内存模组上的时钟信号进行缓冲再驱动，才能满足高速时钟信号的完整性和可靠性要求。

　　公司已于 2022年 9月发布业界首款 DDR5第一子代时钟驱动器（CKD）工程样片，并已送样给业界主流内存厂商，该产品将用于新一代台式机和笔记本电脑内存。该芯片的主要功能是缓冲来自台式机和笔记本电脑中央处理器的高速内存时钟信号，并将之输出驱动到 UDIMM、SODIMM模组上的多个 DRAM内存颗粒。该时钟驱动芯片符合 JEDEC标准，支持数据速率高达6400MT/s，并支持低功耗管理模式。（未完）