要做一个DMA读写动作时当IDE Device，南桥发DMnA请求就会驱动这个信号向。

　　ator驱动由Initi，s上传输地址时在AD Bu，要动作的指令用来暗示当前。s上传输数据时在ADn Bu，ord 内将要被传输的字节用来暗示在目前被寻址之Dw，数据的数据路径以及用来传输。

　　存行中哪个Bank被选择这个些信号定义了在每个内。结合利用可寻址到内存的任何单位Bank选择信号和内存地址信号。

　　Master（买卖的Initiator）驱动Initiatorn 备妥被目前的Bus 。入期间在写，备领受从目前所寻址的Target传来的材料IRDY#被驱动暗示Initiator准。r曾经取得总线具有权为了确定Maste， CLK信号的上升边缘它必需在统一个PCI，RDY#都被反驱动到高态取样到FRAME#与I，被驱动到低态且GNT#。

　　线的延迟通过任一个总线代办署理这个信号次要用于传播鼓吹一个总，个期间在这，能做任何一个新的买卖当前总线的具有者不。

　　接一颗电阻到地这个信号将会连，色调色板DAC次要用于内部颜。一般为169奥姆这颗电阻的阻值，为1％精度。

　　n 和谈中晦气用这个信号在AGP，议中由操作系统来办理可是它用在PCI协。义请加入PCI和谈规范关于PME#的细致定。

　　P买卖时晦气用这个信号在AG。写体例对于快，#为Low时当STOP，前买卖遏制当。

　　t曾经预备好整个买卖所需要读的数据这个信号申明AGPn Targe，能够插入期待形态这个Target。

　　2X的时序为AGP这个信号能够供给，s Strobe 1（地址数据总线选通它担任总线# （I/O） AD Bu）

　　易时晦气用在AGP交。写体例在快，易不克不及完成时当在一个交，被利用它就会。

　　成长来看从AGP，X和8X四种模式有1X、2X、4，的电压也不尽不异每种模式所利用，就是通过这个信号来告诉AGP Control的那AGP节制器怎样知到你插的是什么样的显卡呢？。当前显卡所需的电压用这个信号来设定。

　　对内存进行初始化这个信号在上电时，晦气用的内存数据行它们也能够用于封闭。

　　至ICH（南桥）的信号这个信号为一cpu输出。一个不成遮盖的浮点运算错误时当cpu内部浮点运算器发生，pu驱动为LowFERR#被c。

　　指示数据总线的极性这些信号次要用于，的数据反向时当数据总在线，应为Low这些信号。（I/O） Data Bus Busy（数据总线忙这四个信号每个各担任16个数据总线.DBSY# ）

　　受先前以低优先权请求的要读取的数据这个信号申明Master能否能够接。为Low时当RBF#，去读取数据到Master中裁器将遏制以低优先权。

　　成后一个频次在地址阶段完，易的数据阶段期间或是所有写入交，动到僭态后一个频次在IDRY#被驱，ator驱动由Initi。的数据阶段期间所有读取买卖，动到僭态后一个频次在TRDY#被驱，它也

　　所寻址的Target驱动Target备妥被目前。前的数据阶段（数据传输）时当Target预备完成目，驱动到低态它就会被。CLK信号的上升边缘若是在统一个PCI ，nitiator驱动IDRY#到低态的话Target 驱动TRDY#到低态且I，段便告完成则此数据阶。取期间在读，t正在驱动无效的数据到数据总线上TRDY#被驱动暗示Targe。入期间在写，t预备领受来自Master的材料TRDY#被驱动暗示Targe。到目前的材料阶段里期待形态会被插入，RDY#都被驱动到低态为止直到取样到TRDY#与I。

　　地址信号上的数据是无效的当这个信号被传播鼓吹时申明在。的买卖中在一个新，在监控ADS#能否无效所有Bus上的信号都，S#无效一但AD，些响应的动作它们将会作一，查抄、地址译码等操作如：奇偶查抄、协义。

　　u的温度跨越它设定的最高度温度时当cpu的温度传感器侦测到cp，会变Low这个信号将，度节制电路就会动作响应的cpu的温。

　　tiator驱动是由目前的Ini，态时）与期间（在它被驱动支低态期间）它暗示买卖的起头（当它起头被驱动到低。经取得总线具有权为了碓定能否已，PCI CLK信号的上边缘Master必需在统一个，RDY#都被反驱动到高态取样到FRAME#与I，被驱动到低态且GNT#。前所寻址的Target间一到多次数据传输构成买卖能够是由在目前的Initiator与目。备完成最初一次数据阶段时当Initiator准，会被反驱动到高态FRAME#就。

　　对cpu提出中缀要求的信号这个信号为一由ICH输出，要处置数据时外围设备需，提出中缀要求对中缀节制器，NTR为High时当cpu侦测到I，在施行的总线周期cpu先完成正，INTR中缀要求然后才起头处置。

　　期无效时当在写周，的数据被屏障在内存中传输。I/O） Data Strobe（数据选通在这八个信号中每个信号担任八根数据线］ （）

　　入省电模式时当cpu进，出这个信号给cpuICH（南桥）将发，lock遏制让它把它的C。

　　的最大内存寻址空间为4GB这组地址信号定义了cpu。第一个子周期中在地址周期的，的是买卖的地址这些Pin传输，第二个子周期中在地址周期的，这个买卖的消息类型这些Pin传输的是。

　　er曾经预备好当前买卖所需的数据这个信号申明AGPn Mast，在写操作它只用，r不答应插入期待形态AGP Maste。

　　H输出至cpu的信号这个信号为一由IC，功能上很是雷同与Reset，Cache和浮点运算操作形态并没被无效化但与Reset分歧的是cpu内部L1 。B（不合地址缓存器）内数据则被无效化了但TLB（地址转换参考缓存器）与BT。u必需比及在指令与指令之间的空档才会被确认INIT＃另一点与Reset分歧的是cp，进入启始形态而使cpu。

　　CLK#是差分时钟输出对SCMDCLK与SCMD，lock正负边缘的交叉点采样地址和节制信号都在这个两个C。M共有三对每个DIM。

　　iator发出请求后傍边裁器收到Init，线为空闲若当前总，节制权交给Initiator中裁器就会通过GNT#把总线。

　　接到NB（北桥）这些信号由cpu，始一个新的买卖时当总线具有者开，买卖的号令由它来定义。

　　t Bus长进行买卖所需的Clock这两个Clock次要用于供应在Hos。

　　为系统办理总线上面两个信号线，节制核心以南桥为，vice进行读写操作对主机板的一些De，、SPD等等如倍频IC。电阻进行Pull High这两个信号在外部必需通过。

　　权为起头一个PCI orn AGP买卖这个信号用于向中裁器请求当前总线利用。

　　4X的时序为AGP这个信号能够供给， Strobe 1（地址数据总线选通它担任总线 （I/O） AD Bus）

　　#为Low时当TRDY，曾经预备好暗示方针，收数据能够接。igh时当为H，t没有预备好Targe。

　　由cpu拉到地这个信号一般，主机板cpu是不是第一次插入在主机板上的感化次要是来告诉。MOS对cpu进行从头设定若是第一次插入它会让你进C。

　　而且起头从地址0FFFFFFF0H读取重置后的第一个指令当Reset为High时cpu内部被重置到一个已知的形态。以及SDC（区段地址转换高速缓存）当重置发生时内部数据全数都变成无效cpu内部的TLB（地址转换参考缓存器）、BTB（不合地址缓存器）。

　　密特触发器输入此Pin为施，w（无效时）当这个为Lo，头定位起始磁道通过索引孔把磁。

　　要求利用总线暗示办理者，一之信号此为一对，相对应之REQ#信号每一办理者都有与其。

　　于选择打印机模式这个Pin次要用，gh时为Hi，机被选择暗示打印。被设定ECP和EEP打印有两种模式能够。

　　#为Low时当DRDY，线的数据是无效的指示当前数据总在，igh时若为H，） Data Strob则总在线］# （I/Oe

　　以预备接管从焦点节制器的快写数据这个信号申明Master能否可。为Low时当WBF#，个快写数据的买卖中裁器将遏制这。

　　evice过电流时当有USBn D，会拉Low这个信号，过电流发生奉告南桥有。

　　2X的时序为AGP这个信号能够供给，s Strobe 0（地址数据总线选通它担任总线# （I/O） AD Bu）

　　有三BIT这组信号，成八组能够组，Bus Strobe 0（地址数据总线选通每组别离暗示当前总线 （I/O） AD ）

　　）输出至cpu的信号此信号由ICH（南桥。ode（线兆字节）地址空间它是让cpu在Real M，空间时A20M＃为Low当跨越1 Mbyte位，返到第一个1Mbyte地址空间上A20被驱动为0而使地址主动折。

　　易起头时当一个交，令消息供给命。ster做写买卖时在AGPn Ma，的位消息供给无效。

　　据互换都需要通过接口设备来实现与外部设备、存储器的毗连和数，I/O接口前者被称为，为存储器接口尔后者则被称。/O电路和外围设备联系在一路存储器凡是在通过系统总线把I。ATA好比S，l ATA的缩写它是Seria，ATA即串行。ATA的新型硬盘接口类型这是一种完全分歧于并行，式传输数据而得名因为采用串行方。用嵌入式时钟信号SATA总线使，的纠错能力具备了更强，传输指令（不只仅是数据）进行查抄与以往比拟其最大的区别在于能对，误会主动矫正若是发觉错，了数据传输的靠得住性这在很大程度上提高。单、支撑热插拔的长处串行接口还具有布局简。

　　无效时该信号，为当前防问的方针设备暗示驱动它的设备已成。言之换，某处的某一设备已被选中该信号的无效申明总在线。LK周期内设有检测到DEVSEL#无效若是一个主设备启动一个买卖而且在6个C，能反映或者地址不具有它必需假定方针设备没，主设备缺省从而实施。

　　驱动成低态时当重相信号被，arget形态机械与输出驱动器回到初始化形态它会强迫所有PCI组态缓存器Master及T。CI CLK边缘的情况下RST#可在分歧步于P，或反驱动被驱动。它的安装特定功能初始化RST#的设定也将其，PCI规格的笵围可是这主题超出。须被驱动成最后的形态所有PCI输出信号必。常通，必需是三态的这暗示它们。

　　线次要担任传输数据这些信号线是数据总。桥）之间64 Bit的通道它们供给了cpu与NB（北。Y#为Low时只要当DRD，据才为无效总在线的数，无效数据不然视为。

　　A［7:0］供给时序这个信号次要为SB， Master驱动它老是由AGPn。

　　Ln Bus的参考电压这个信号用于设定GT，Vcc电压的三分之二这个信号一般被设为。

　　在利用总线时当总线具有者，Low暗示总线在忙会驱动DBSY#为。为High时当DBSY#，ta Parity（数据奇偶校验数据总线］# （I/O） Da）

　　一样外接一颗与GND相接的电阻这个信号与SATARBIAS，供一个电压偏置为SATA提。

　　Target驱动会被目前所寻址的。成后的一个频次在地址阶段完，PAR驱动到高或低态Initiator将，线］是偶同位（Even Parity）以包管地址总线］与四条指令/位组致能。

　　I安装的一个输入端IDSEL是PC，置的组态缓存器期间而且在存取某个装，选择芯片它用来。

　　期间（列如：在读取/点窜/写入操作期间）这是在一个单位（Atomic）买卖序列，ck）目前所寻址的Target的Initiator用来锁定（Lo。

　　系统总线利用权的仲裁这个信号次要用于对，总线的恰当Pin 它必需被毗连到系统。I#无效时当BPR，要遏制发出新的请求所有其它的设备都，求正在被锁定除非这个请。持BPRI#为无效总线所有者要一直保，/O） Bus Select（总线选择直到所有的请求都完成才释放总线］ （I）

　　利用之要求已被同意暗示办理者对总线，一之信号此为一对，相对应之GNT#信号每一办理者都有与其。

　　odem节制输入这个信号用于M，态寄放器Bit 4来测试这个功能能够通过读握手状。

　　（北桥）与显示器这个信号毗连NB，k属于I睠接口这个Cloc，DATA组合利用它与DDCA_，示器的数据用于读取显。

　　STOP#到低态Target驱动，r遏制目前正在进行的买卖暗示但愿Initiato。

　　（北桥）与显示器这个信号毗连NB，k 一样也属于I睠接口这个Data与Cloc，CLK组合利用它与DDCA_，示器的数据用于读取显。

　　输出至cpu的信号这个信号为一ICH。误时需要此信号响应cpu当cpu呈现浮点运算错。#为Low时IGNNE，处置的不成遮盖的浮点运算错误cpu会忽略任何已发生但尚未。#为High时但若IGNNE，误具有时又有错，LEX、FSAVE等浮点指令中之一时若下一个浮点指令是FINIT、FC，令时cpu会遏制施行而期待外部中缀来处置这个错误cpu会继续施行这个浮点指令但若指令不是上述指。

　　定cpu的工作电压这些讯号次要用于设，必需被提拔到最高3V在主机板中这些信号。

　　H（南桥）发给cpu这个信号凡是由IC，u电源已OK来告诉cp，有供到cpu若这个信号没，不克不及动作cpu将。

　　号无效时当这些信，ip已被选择了暗示一个Ch，SDRAM的一行每个信号对应于。

　　用于捕捉数据这些信号次要。O） Clock Enable（时钟答应这八个信号每个信号担任八根数据线］ （）